PUBLICATION NUMBER

62175993

PUBLICATION DATE

01-08-87

APPLICATION DATE

29-01-86

APPLICATION NUMBER

61017516

APPLICANT: FUJITSU LTD;

INVENTOR:


AOYAMA KEIZO;


INT.CL.

G11C 11/34 G11C 7/00

TITLE

MULTI-PORT MEMORY





ABSTRACT:

PURPOSE: To prevent output data indetermination in case of competition of an access of plural ports, from being outputted to the outside, by selecting the same address by plural ports, and also, outputting a signal for inhibiting the read-out and write of other port, only in a period in which write is being executed to one of these ports.

CONSTITUTION: A circuit for supplying a BUSY bar (B) signal to a B port at the time of an address of a first arrival A port is write is constituted of an exclusive OR circuit (EXOR) of two inputs for inputting address signals Ao(A) and Ao(B)~An(A) of both A and B ports, an address coincidence detecting circuit consisting of an OR circuit for inputting their outputs, and an OR circuit for inputting its coincidence signal and a write signal WE(A) bar of the A port. As for this circuit, when outputs of both the A and B ports do not coincide with each other, an output BUSY bar (B) is always H, and only when the outputs of both the ports coincide, and also, the WE(A) bar is L, the output BUSY bar (B) becomes L. This BUSY bar (B) is applied to a CPU, and write and read-out operations of the B port are stopped.

COPYRIGHT: (C)1987, JPO& Japio

\$3

⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公開特許公報(A) 昭62-175993

⑤Int Cl.⁴

識別記号

3 1 1

庁内整理番号

⑬公開 昭和62年(1987)8月1日

G 11 C 11/34 7/00

/00

K-7230-5B 6549-5B

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

マルチポートメモリ

②特 願 昭61-17516

慶 三

29出 願 昭61(1986)1月29日

⑫発 明 者 青山

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 玉蟲 久五郎 外1名

明 細 曹

1. 発明の名称

マルチポートメモリ

2. 特許請求の範囲

マルチボートメモリにおいて、複数ボートが同一番地を選択しかつ該ボートの一つに書込みが行なわれている期間のみ、他ポートの統出し及び書込みを禁止するための信号を出力する回路を有することを特徴とするマルチポートメモリ。

3. 発明の詳細な説明

(概要)

複数ポートが同一番地を選択しかつ一つのポートに 書込みが行なわれている期間のみ、他ポートの読出し、書込みを禁止するための信号を出力する 機能を備えたマルチポートメモリ。

(産業上の利用分野)

本発明は半導体記憶装置に係り、特に普込み及

び読出しを複数のポートから行なえるようにした マルチポートメモリに関する。

(従来の技術)

従来の通常のRAMの構成は、マトリクス状のセルプロックと、そのブロック内を選択するための行デコーダとコラムデコーダを有し、それぞれの選択された行と列の交点の情報を出力に読出したり、普込んだりする。このRAMの入出力ポートは一つであり(シングルポートRAM)、入力/出力回路(I/O回路)で入力と出力の切換を行ない、データOUTを出力するか、或いはデータINの情報を書込むかしている。

これに対して、複数のポートを持ち、メモリセルは共有し、それぞれのポートからメモリを独立にアクセスできる多ポートRAMが知られている。

従来の多ポートRAMを説明するにあたり、ここでは簡単のために、ポートが2つ、即ちデュアルポートRAMを例にとって説明する。

第5 図に従来例1のデュアルポートRAMのメ

モリセル部分を示している。第5図において、セルは原則としてF/F(フリップフロップ)で構成される。これは、デュアルポートRAMではポートA.Bの両方から非同期にアクセスがかかるために就出しによって一時的にもメモリセルが破壊される型のセル(例えば1トランジスタセル)は使用できない為である。

в Б.

第6図に第5図のメモリ方式の全体図を示して あり、セルプロックの両側にA及びBポートのア ドレスデコーダ即ち、行デコーダ(A),行デコ ーダ (B)、列デコーダ (A), 列デコーダ (B) を配置しており、それぞれのポートの列デコー グ(A)。(B)には、I/O回路(A)及び! /O回路(B)が備えられている。そして、各行 デコーダにはワードアドレス信号(Ao~Ai(A)) または (Ao ~ Ai (B)) が印加され、 (I/O回路 (A)) には普込み信号 (WE (A) バー)、データ入力 (DIN(A)) 及びデータ 出力(DOUT (A))が接続し、(I/O回路(B)) には曹込み信号(WE(B) バー)、デー タ入力 (DIN (B)) 及びデータ出力 (DOUT (B)) が接続している。また、セルブロックのA ポートのアドレスの列デコーダ (A) には、それ ぞれにAポートのコラムアドレス信号(Aj~An (A))が与えられ、Bポートのアドレスのコラ ムデコーダにはBポートのコラムアドレス信号(

Aj~An (B)) が接続している。

ところが、特別の場合として、A. B両ポート が同一番地を選択する場合があり得る。この場合、 両ポートが読出しモードであれば問題はないが、 少なくとも一方が審込みモードであると次の問題 がおこる。

i) 両ポートとも書込みの場合: 互いに異なるデークを書込む場合、セルの記憶情報が「不定」となる。

ii) 片方が書込みの場合: A. B 両ボートが同一番地を選択する場合を第7図の動作波形図に示している。図において、*で指示するのがA. B 両ボートの選択番地が同一番地となった場合を設すものとする。第7図のように、一方のポート (と こでは A ボートとする) の書込み信号 (W E (A) バー) が「L」で A ボートに与えられたアドレス (A (A)) にデータを書込む場合、 A ボートが書込み中の期間 (r 1) 、他方の B ボートのアドレス (A (B)) のデータ出力 (D OUT (B)) は、普込みデータの影響を受けるため「不定」

となる可能性がある。

市記の障害を回避するために、A、B両ボートのアクセスが一致した場合、その一方(例えば後レスが一致して、A、B両ボートのアドレスが一致して、A、B両ボートのアドレスがのでは、CPUの動作を出力し、これを抜ポートを制御するCPUにはか行なわれる。これによって、CPUの読出して、ない行なわれる。これによって、CPUの読出して、はか行なわれるため、問題の関しもなくなりにですったのでPUに取り込まれることとないでは、両ボークがCPUに取り込まれることとないでは、面が停止されが新り返して、ないないのないとなる。

(発明が解決しようとする問題点)

そこで、本願発明は、従来のマルチボートメモリの欠点である、両ボートのアドレスが一致している期間(τ 2)は、一方のCPU は動作停止され

るため、システムの稼働率が当然低下するという 問題点を解決しようとするものである。

(問題点を解決するための手段)

本願発明においては、複数ポートが同一番地を選択し、かつ核ポートの一つに普込みが行なわれている期間のみ、他ポートの読出し・普込みを禁止するための信号を出力する回路を備えたマルチポートメモリを提供する。

(作用)

本発明構成によれば、上記の複数ポートが同一番地を選択し、かつ一つのポートに書込みが行なわれている期間のみ CPU 動作が停止されるので、従来より、システムの停止期間が短くでき、その稼働率を向上できる。

(実施例)

第1図に、本発明の概要を説明するための動作 波形図を示している。第1図において、前記と記

WE(B)パー)をその入力とし、A、B両ポー トのアドレスが競合し、かつ何れかのポートが書 込みの時、 (BUSYバー) 信号を出力する。第3図 に、BUSY回路の具体例を示している。第3図にお いては、先着Aポートのアドレスが書込みのとき Bポートに (BUSYバー (B)) 信号を供給する回 路例を示してあり、A、B両ポートのアドレス信 号 (Ao (A) 及びAo (B)) 乃至 (An (A)及びAn (B))を入力とする2入力の排他定 OR回路(EXOR)と、それらの出力を入力と するOR回路とからなるアドレス不一致検出回路 と、その不一致信号とAポートの普込み信号(W B (A) バー)とを入力とするOR回路で構成さ れる。該回路はA、B両ポートの出力が一致して いない時は常に出力(BUSYバー(B))が「H」 であり、両ポートの出力が一致し、且つ(WE(Λ) バー) が「L」であるときのみ出力 (BUSYバ - (B)) が「L」となる。この (BUSYバー (B))はCPUに印加され、Bポートの普込み・読出 し動作を停止する。なお、第1図のBUSY回路には

号を統一してあり、それぞれA(A),A(B)と指示するのがAボート.Bボートのアドレス信号であり、(WE(A)バー)がAボートの書込みデータ、
DOUT(B)はBボートのデータ出力、BUSY(B)はAボート及びBボートが同一番地を指定(*
印で要す)して、且つAボートが書込みである。そして、この(BUSYバー(B))の期間(「コ)にCP
UのBボートの読出し・書込み動作を禁止するようにとが防止される。

第2図に本発明の実施例の全体構成図を示している。第2図において、メモリセルの構造及び基本構成は先に説明した第5図及び第6図と同様であり、対応部分には同一符号で指示している。第2図において、第6図と相違するのは、BUSY回路21を備える点であり、核回路はA、B両ポートのアドレス信号A(A)、A(B)及びAポート及びBポートの書込み信号(WE(A)バー)、(

同様に、先者Bポートのアドレスが書込みのとき Aポートの書込み・読出し停止信号(BUSYバー(A))を供給する回路を備える。該回路は第3図 において、(WE(A)バー)を(WE(B)バ ー)に置き換えることにより得られる。

第4図に、本実施例の動作波形図を示してあり、(ra)の期間(BUSYバー(B))が「L」になる。本実施例において、このCPUの動作を停止するraの期間は、従来例のアドレスの一致期間r2の半分位にすることが可能である。したがって、データ出力(DOUT(B))に新データが出力することを禁止する期間は、従来例よりそれだけ短縮され、システムの稼働率が向上する。

以上、本発明について実施例を示したが、本発明がこれに限らず、特許請求の範囲内において征々変更可能であり、デュアルポート以上の多ポートRAMに対しても適用できることは明らかである。

(発明の効果)

以上のように、本売明によれば、複数のボートのアクセスが融合する場合の出力データ不定が外部に出力することが防止できる。しかも、従来の複数のポートのアドレスが一致している期間はCPUの動作を停止する方式に比較して、システムの稼働率を向上することが可能になる。

4. 図面の簡単な説明


第1図は本発明の概念を説明するための動作波形図、第2図は本発明の実施例の全体構成図、第3図は本発明の実施例の(BUSY回路)の構成図、第4図は本発明の実施例の動作波形図、第5図は従来例及び本発明実施例のメモリセル部分の構成図、第6図は従来例1の身で波形図、第8図は従来例2のメモリの動作波形図である。

A (A) · · · Aポートのアドレス


A (B) ・・・Bポートのアドレス


(WE(A)バー), (WE(B)バー)
 ・・・・ A、Bボートの書込み信号
 DIN(A), DIN(B)・・・A、Bボートのデータ入力
 DOUT(A), DOUT(B)・・・A、Bボートのデータ出力
 21・・・・BUSY回路


特許出願人 富士迎株式会社 代理人 弁理士 玉蟲久五郎 (外1名)



本発明の概念を説明するための動作波形図 第 1 図 .







本発明の実施例の全体構成図 第 2 図

